PCIe 5.0 ସ୍ପେସିଫିକେସନର ପରିଚୟ

• PCIe 5.0 ସ୍ପେସିଫିକେସନର ପରିଚୟ

PCIe 4.0 ନିର୍ଦ୍ଦିଷ୍ଟକରଣ 2017 ରେ ସମାପ୍ତ ହୋଇଥିଲା, କିନ୍ତୁ AMD ର 7nm Rydragon 3000 ସିରିଜ୍ ପର୍ଯ୍ୟନ୍ତ ଏହା ଉପଭୋକ୍ତା ପ୍ଲାଟଫର୍ମ ଦ୍ୱାରା ସମର୍ଥିତ ନଥିଲା, ଏବଂ ପୂର୍ବରୁ କେବଳ ସୁପରକମ୍ପ୍ୟୁଟିଂ, ଏଣ୍ଟରପ୍ରାଇଜ୍-କ୍ଲାସ୍ ହାଇ-ସ୍ପିଡ୍ ଷ୍ଟୋରେଜ୍ ଏବଂ ନେଟୱାର୍କ ଡିଭାଇସ୍ ଭଳି ଉତ୍ପାଦଗୁଡ଼ିକ PCIe 4.0 ଟେକ୍ନୋଲୋଜି ବ୍ୟବହାର କରୁଥିଲେ। ଯଦିଓ PCIe 4.0 ଟେକ୍ନୋଲୋଜି ଏପର୍ଯ୍ୟନ୍ତ ବଡ଼ ସ୍ତରରେ ପ୍ରୟୋଗ କରାଯାଇ ନାହିଁ, PCI-SIG ସଂଗଠନ ଦୀର୍ଘ ସମୟ ଧରି ଏକ ଦ୍ରୁତ PCIe 5.0 ବିକଶିତ କରୁଛି, ସିଗନାଲ ହାର ବର୍ତ୍ତମାନର 16GT/s ରୁ 32GT/s କୁ ଦ୍ୱିଗୁଣିତ ହୋଇଛି, ବ୍ୟାଣ୍ଡୱିଡଥ୍ 128GB/s ରେ ପହଞ୍ଚିପାରିବ, ଏବଂ ସଂସ୍କରଣ 0.9/1.0 ନିର୍ଦ୍ଦିଷ୍ଟକରଣ ସମାପ୍ତ ହୋଇଛି। PCIe 6.0 ମାନକ ପାଠ୍ୟର v0.7 ସଂସ୍କରଣ ସଦସ୍ୟମାନଙ୍କୁ ପଠାଯାଇଛି, ଏବଂ ମାନକର ବିକାଶ ଟ୍ରାକରେ ଅଛି। PCIe 6.0 ର ପିନ୍ ହାର 64 GT/s କୁ ବୃଦ୍ଧି କରାଯାଇଛି, ଯାହା PCIe 3.0 ର 8 ଗୁଣ, ଏବଂ x16 ଚ୍ୟାନେଲରେ ବ୍ୟାଣ୍ଡୱିଡଥ୍ 256GB/s ଠାରୁ ଅଧିକ ହୋଇପାରେ। ଅନ୍ୟ ଶବ୍ଦରେ, PCIe 3.0 x8 ର ବର୍ତ୍ତମାନର ଗତି ହାସଲ କରିବା ପାଇଁ କେବଳ ଗୋଟିଏ PCIe 6.0 ଚ୍ୟାନେଲ ଆବଶ୍ୟକ। v0.7 ପାଇଁ, PCIe 6.0 ମୂଳତଃ ଘୋଷିତ ଅଧିକାଂଶ ବୈଶିଷ୍ଟ୍ୟ ହାସଲ କରିଛି, କିନ୍ତୁ ପାୱାର ବ୍ୟବହାର ଆହୁରି ଉନ୍ନତ।d, ଏବଂ ମାନକ ନୂତନ ଭାବରେ L0p ପାୱାର ବିନ୍ୟାସ ଗିଅର ପ୍ରଚଳନ କରିଛି। ନିଶ୍ଚିତ ଭାବରେ, 2021 ରେ ଘୋଷଣା ପରେ, PCIe 6.0 2023 କିମ୍ବା 2024 ରେ ବାଣିଜ୍ୟିକ ଭାବରେ ଉପଲବ୍ଧ ହୋଇପାରିବ। ଉଦାହରଣ ସ୍ୱରୂପ, PCIe 5.0 2019 ରେ ଅନୁମୋଦିତ ହୋଇଥିଲା, ଏବଂ ବର୍ତ୍ତମାନ କେବଳ ଆବେଦନ ମାମଲା ଅଛି।

ପୂର୍ବ ମାନକ ନିର୍ଦ୍ଦିଷ୍ଟକରଣ ତୁଳନାରେ, PCIe 4.0 ନିର୍ଦ୍ଦିଷ୍ଟକରଣ ଅପେକ୍ଷାକୃତ ବିଳମ୍ବରେ ଆସିଥିଲା। PCIe 3.0 ନିର୍ଦ୍ଦିଷ୍ଟକରଣ PCIe 4.0 ପ୍ରଚଳନର 7 ବର୍ଷ ପରେ 2010 ରେ ପ୍ରଚଳନ କରାଯାଇଥିଲା, ତେଣୁ PCIe 4.0 ନିର୍ଦ୍ଦିଷ୍ଟକରଣର ଜୀବନକାଳ କମ୍ ହୋଇପାରେ। ବିଶେଷକରି, କିଛି ବିକ୍ରେତା PCIe 5.0 PHY ଭୌତିକ ସ୍ତର ଡିଭାଇସଗୁଡ଼ିକୁ ଡିଜାଇନ୍ କରିବା ଆରମ୍ଭ କରିଛନ୍ତି।

PCI-SIG ସଂଗଠନ ଆଶା କରୁଛି ଯେ ଦୁଇଟି ମାନକ କିଛି ସମୟ ପାଇଁ ସହାବସ୍ଥାନରେ ରହିବ, ଏବଂ PCIe 5.0 ମୁଖ୍ୟତଃ ଉଚ୍ଚ-କାର୍ଯ୍ୟକ୍ଷମ ଡିଭାଇସଗୁଡ଼ିକ ପାଇଁ ବ୍ୟବହୃତ ହୁଏ ଯାହାର ଥ୍ରୁପୁଟ୍ ଆବଶ୍ୟକତା ଅଧିକ, ଯେପରିକି AI ପାଇଁ Gpus, ନେଟୱାର୍କ ଡିଭାଇସ୍, ଇତ୍ୟାଦି, ଯାହାର ଅର୍ଥ ହେଉଛି ଯେ PCIe 5.0 ଡାଟା ସେଣ୍ଟର, ନେଟୱାର୍କ ଏବଂ HPC ପରିବେଶରେ ଦେଖାଯିବାର ସମ୍ଭାବନା ଅଧିକ। ଡେସ୍କଟପ୍ ଭଳି କମ୍ ବ୍ୟାଣ୍ଡୱିଡଥ୍ ଆବଶ୍ୟକତା ଥିବା ଡିଭାଇସଗୁଡ଼ିକ PCIe 4.0 ବ୍ୟବହାର କରିପାରିବେ।

PCIe 5.0 ପାଇଁ, ସିଗନାଲ ହାର PCIe 4.0 ର 16GT/s ରୁ 32GT/s କୁ ବୃଦ୍ଧି କରାଯାଇଛି, ଏବେ ବି 128/130 ଏନକୋଡିଂ ବ୍ୟବହାର କରୁଛି, ଏବଂ x16 ବ୍ୟାଣ୍ଡୱିଡଥ୍ 64GB/s ରୁ 128GB/s କୁ ବୃଦ୍ଧି କରାଯାଇଛି।

ବ୍ୟାଣ୍ଡୱିଡଥ୍ ଦ୍ୱିଗୁଣିତ କରିବା ସହିତ, PCIe 5.0 ଅନ୍ୟାନ୍ୟ ପରିବର୍ତ୍ତନ ଆଣିଥାଏ, ସିଗନାଲ ଅଖଣ୍ଡତାକୁ ଉନ୍ନତ କରିବା ପାଇଁ ବୈଦ୍ୟୁତିକ ଡିଜାଇନ୍ ପରିବର୍ତ୍ତନ କରିବା, PCIe ସହିତ ପଛୁଆ ସୁସଙ୍ଗତତା, ଏବଂ ଅନ୍ୟାନ୍ୟ। ଏହା ସହିତ, PCIe 5.0 କୁ ନୂତନ ମାନଦଣ୍ଡ ସହିତ ଡିଜାଇନ୍ କରାଯାଇଛି ଯାହା ଦୀର୍ଘ ଦୂରତାରେ ଲାଟେନ୍ସି ଏବଂ ସିଗନାଲ ଆଟେନୁଏସନ୍ ହ୍ରାସ କରେ।

PCI-SIG ସଂଗଠନ ଏହି ବର୍ଷ ପ୍ରଥମ ତ୍ରୟମାସରେ ନିର୍ଦ୍ଦିଷ୍ଟକରଣର 1.0 ସଂସ୍କରଣ ସମାପ୍ତ କରିବାକୁ ଆଶା କରୁଛି, କିନ୍ତୁ ସେମାନେ ମାନକ ବିକଶିତ କରିପାରିବେ, କିନ୍ତୁ ଟର୍ମିନାଲ ଡିଭାଇସ୍ ବଜାରରେ କେବେ ପ୍ରଚଳିତ ହେବ ତାହା ସେମାନେ ନିୟନ୍ତ୍ରଣ କରିପାରିବେ ନାହିଁ, ଏବଂ ଆଶା କରାଯାଉଛି ଯେ ଏହି ବର୍ଷ ପ୍ରଥମ PCIe 5.0 ଡିଭାଇସ୍ ଡେବ୍ୟୁ ହେବ, ଏବଂ 2020 ରେ ଅଧିକ ଉତ୍ପାଦ ଦେଖାଯିବ। ତଥାପି, ଅଧିକ ଗତିର ଆବଶ୍ୟକତା ମାନକ ବଡିକୁ PCI ଏକ୍ସପ୍ରେସର ପରବର୍ତ୍ତୀ ପିଢ଼ିକୁ ପରିଭାଷିତ କରିବାକୁ ପ୍ରେରଣା ଦେଇଥିଲା। PCIe 5.0 ର ଲକ୍ଷ୍ୟ ହେଉଛି ସର୍ବନିମ୍ନ ସମୟ ମଧ୍ୟରେ ମାନକର ଗତି ବୃଦ୍ଧି କରିବା। ତେଣୁ, PCIe 5.0 କୁ ଅନ୍ୟ କୌଣସି ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ନୂତନ ବୈଶିଷ୍ଟ୍ୟ ବିନା PCIe 4.0 ମାନକକୁ ଗତି ବୃଦ୍ଧି କରିବା ପାଇଁ ଡିଜାଇନ୍ କରାଯାଇଛି।

ଉଦାହରଣ ସ୍ୱରୂପ, PCIe 5.0 PAM 4 ସିଗନାଲକୁ ସମର୍ଥନ କରେ ନାହିଁ ଏବଂ କେବଳ PCIe ମାନକକୁ ସର୍ବନିମ୍ନ ସମୟ ମଧ୍ୟରେ 32 GT/s ସମର୍ଥନ କରିବା ପାଇଁ ସକ୍ଷମ କରିବା ପାଇଁ ଆବଶ୍ୟକ ନୂତନ ବୈଶିଷ୍ଟ୍ୟଗୁଡ଼ିକୁ ଅନ୍ତର୍ଭୁକ୍ତ କରେ।

ହାର୍ଡୱେୟାର ଚ୍ୟାଲେଞ୍ଜଗୁଡ଼ିକ

PCI Express 5.0 କୁ ସମର୍ଥନ କରିବା ପାଇଁ ଏକ ଉତ୍ପାଦ ପ୍ରସ୍ତୁତ କରିବାରେ ପ୍ରମୁଖ ଚ୍ୟାଲେଞ୍ଜ ଚ୍ୟାନେଲ ଲମ୍ବ ସହିତ ଜଡିତ ହେବ। ସିଗନାଲ ହାର ଯେତେ ଦ୍ରୁତ ହେବ, PC ବୋର୍ଡ ମାଧ୍ୟମରେ ପ୍ରେରିତ ସିଗନାଲର ବାହକ ଫ୍ରିକ୍ୱେନ୍ସି ସେତେ ଅଧିକ ହେବ। ଦୁଇ ପ୍ରକାରର ଭୌତିକ କ୍ଷତି ଇଞ୍ଜିନିୟରମାନେ PCIe ସିଗନାଲଗୁଡ଼ିକୁ ପ୍ରସାରିତ କରିପାରିବା ପରିମାଣକୁ ସୀମିତ କରେ:

· 1. ଚ୍ୟାନେଲର ହ୍ରାସ

· 2. ପିନ୍, କନେକ୍ଟର, ଥ୍ରୁ-ହୋଲ୍ ଏବଂ ଅନ୍ୟାନ୍ୟ ଗଠନରେ ପ୍ରତିବାଧା ବିଚ୍ଛିନ୍ନତା ଯୋଗୁଁ ଚ୍ୟାନେଲରେ ଘଟୁଥିବା ପ୍ରତିଫଳନ।

PCIe 5.0 ସ୍ପେସିଫିକେସନ୍ 16 GHz ରେ -36dB ଆଟେନୁଏସନ୍ ସହିତ ଚ୍ୟାନେଲ ବ୍ୟବହାର କରେ। ଫ୍ରିକ୍ୱେନ୍ସି 16 GHz 32 GT/s ଡିଜିଟାଲ୍ ସିଗନାଲ ପାଇଁ Nyquist ଫ୍ରିକ୍ୱେନ୍ସିକୁ ପ୍ରତିନିଧିତ୍ୱ କରେ। ଉଦାହରଣ ସ୍ୱରୂପ, ଯେତେବେଳେ PCIe5.0 ସିଗନାଲ ଆରମ୍ଭ ହୁଏ, ଏହାର ସାଧାରଣ ପିକ୍-ଟୁ-ପିକ୍ ଭୋଲଟେଜ୍ 800 mV ହୋଇପାରେ। ତଥାପି, ସୁପାରିଶ କରାଯାଇଥିବା -36dB ଚ୍ୟାନେଲ ଦେଇ ଯିବା ପରେ, ଖୋଲା ଆଖି ସହିତ ଯେକୌଣସି ସାଦୃଶ୍ୟତା ହଜିଯାଏ। କେବଳ ଟ୍ରାନ୍ସମିଟର ଆଧାରିତ ଇକ୍ୱାଲାଇଜେସନ୍ (ଡି-ଏକ୍ସେଣ୍ଟୁଏଟିଂ) ଏବଂ ରିସିଭର ଇକ୍ୱାଲାଇଜେସନ୍ (CTLE ଏବଂ DFE ର ମିଶ୍ରଣ) ପ୍ରୟୋଗ କରି PCIe5.0 ସିଗନାଲ ସିଷ୍ଟମ୍ ଚ୍ୟାନେଲ ଦେଇ ଯାଇପାରିବ ଏବଂ ରିସିଭର ଦ୍ୱାରା ସଠିକ୍ ଭାବରେ ବ୍ୟାଖ୍ୟା କରାଯାଇପାରିବ। PCIe 5.0 ସିଗନାଲର ସର୍ବନିମ୍ନ ଆଶାକରା ଆଖି ଉଚ୍ଚତା 10mV (ସମୀକରଣ ପରେ)। ଏକ ପ୍ରାୟ-ନିର୍ଦ୍ଦିଷ୍ଟ କମ୍-ଜିଟର ଟ୍ରାନ୍ସମିଟର ସହିତ ମଧ୍ୟ, ଚ୍ୟାନେଲର ଗୁରୁତ୍ୱପୂର୍ଣ୍ଣ ଆଟେନୁଏସନ୍ ସିଗନାଲ ଆମ୍ପ୍ଲିଚ୍ୟୁଡ୍ କୁ ସେହି ବିନ୍ଦୁରେ ହ୍ରାସ କରେ ଯେଉଁଠାରେ ପ୍ରତିଫଳନ ଏବଂ କ୍ରସଟଲ୍କ ଦ୍ୱାରା ହୋଇଥିବା ଅନ୍ୟ କୌଣସି ପ୍ରକାରର ସିଗନାଲ କ୍ଷତି ଆଖିକୁ ପୁନଃସ୍ଥାପିତ କରିବା ପାଇଁ ବନ୍ଦ କରାଯାଇପାରିବ।